您好,欢迎来到知芯网

更新日期:2024-04-01 00:04:00

产品简介:采用增强型航天塑料封装且具有待机模式的耐辐射 3.3V CAN 收发器

查看详情

SN55HVD233MDPSEP 中文资料属性参数

  • 现有数量:0现货
  • 价格:在售
  • 系列:-
  • 包装:管件
  • 产品状态:在售
  • 类型:收发器
  • 协议:CANbus
  • 驱动器/接收器数:1/1
  • 双工:半
  • 接收器滞后:100 mV
  • 数据速率:1Mbps
  • 电压 - 供电:3V ~ 3.6V
  • 工作温度:-
  • 安装类型:表面贴装型
  • 封装/外壳:8-SOIC(0.154",3.90mm 宽)
  • 供应商器件封装:8-SOIC

产品特性

  • VID V62/18617
  • 耐辐射单粒子锁定 (SEL) 在 125°C 下的抗扰度可达 43MeV-cm2/mg在高达 30krad(Si) 的条件下无 ELDRS 每个晶圆批次的 RLAT 总电离剂量 (TID) 高达 20krad(Si)
  • 单粒子锁定 (SEL) 在 125°C 下的抗扰度可达 43MeV-cm2/mg
  • 在高达 30krad(Si) 的条件下无 ELDRS
  • 每个晶圆批次的 RLAT 总电离剂量 (TID) 高达 20krad(Si)
  • 增强型航天塑料 受控基线金线NiPdAu 铅涂层 同一组装和测试场所同一制造场所支持军用(-55°C 至 125°C)温度范围延长的产品生命周期延长的产品变更通知产品可追溯性采用增强型模具化合物实现低释气
  • 受控基线
  • 金线
  • NiPdAu 铅涂层
  • 同一组装和测试场所
  • 同一制造场所
  • 支持军用(-55°C 至 125°C)温度范围
  • 延长的产品生命周期
  • 延长的产品变更通知
  • 产品可追溯性
  • 采用增强型模具化合物实现低释气
  • 符合 ISO 11898-2 标准
  • 总线引脚故障保护大于 ±16V
  • 总线引脚 ESD 保护大于 ±14kV HBM
  • 数据传输速率高达 1Mbps
  • 扩展级共模范围:–7V 至 12V
  • 高输入阻抗支持 120 个节点
  • LVTTL I/O 可承受 5V 的电压
  • 可调节的驱动器传输次数,用于改善信号质量
  • 未供电节点不会干扰总线
  • 低电流待机模式,200µA(典型值)
  • 诊断回送功能
  • 热关断保护
  • 加电和断电无干扰总线输入和输出 具有低 VCC 的高输入阻抗 功率循环过程中单片输出
  • 具有低 VCC 的高输入阻抗
  • 功率循环过程中单片输出

产品概述

SN55HVD233-SEP 用于 采用 符合 ISO 11898 标准的控制器局域网 (CAN) 串行通信物理层的应用。作为 CAN 收发器,此器件在差分 CAN 总线和 CAN 控制器间提供传输和接收能力,信令速度高达 1Mbps。SN55HVD233-SEP 专门用于非常严苛的辐射环境, 具有 交叉线保护、过压保护、±16V 接地失效保护和过热(热关断)保护功能。此器件可在 –7V 至 12V 的宽共模范围内运行。此收发器是用于卫星应用的微处理器、FPGA 或 ASIC 的主机 CAN 控制器与差分 CAN 总线之间的 接口。模式:SN55HVD233-SEP 的引脚 8 RS 具有三种运行模式:高速、斜率控制或低功耗待机模式。用户可直接将引脚 8 接地以选择高速运行模式,驱动器输出晶体管将尽快开启和关闭,无上升和下降斜率限制。由于斜率与引脚的输出电流成比例,用户可在引脚 8 连接接地的电阻器以调节上升和下降斜率。斜率控制可通过 0Ω 电阻器值进行,以实现约 38V/µs 的单端压摆率,所使用的电阻器值最高可达 50kΩ,以实现约 4V/µs 的压摆率。有关斜率控制的更多信息,请参阅应用和实现 部分。如果对引脚 8 施加高逻辑电平,那么 SN55HVD233-SEP 会进入低电流待机(仅监听)模式,在此模式下,驱动器将关断并且接收器保持活动状态。当本地协议控制器需要向总线传输时,将会改变此低电流待机模式。有关回送模式的更多信息,请参阅应用信息 部分。环回:当 SN55HVD233-SEP 的环回 LBK 引脚 5 具有逻辑高电平时,会将总线输出和总线输入置于高阻抗状态。其余电路将保持工作状态,可用于驱动器到接收器的回送和自诊断节点功能,且不会干扰总线。CAN 总线状态:在器件供电运行期间,CAN 总线具有两种状态:显性和隐性。在总线显性状态下,总线采用差分驱动方式,D 和 R 引脚相应地置为逻辑低电平。在隐性总线状态下,总线通过接收器的高电阻内部输入电阻器 RIN 偏置为 VCC/2,D 和 R 引脚相应地偏置为逻辑高电平(请参阅总线状态(物理位表示) 和简化的隐性共模偏置和接收器)。

SN55HVD233MDPSEP 电路图

SN55HVD233MDPSEP 电路图

SN55HVD233MDPSEP 电路图

IC 索引: A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9