CD74HC73M96

更新日期：2024-04-01

产品简介：具有复位功能的高速 CMOS 逻辑双通道下降沿 J-K 触发器

CD74HC73M96 供应商

时钟输入迟滞，改进了抗扰度并增加了输入上升和下降时间
异步复位
互补输出
缓冲输入
当 VCC = 5V， CL = 15pF，TA = 25℃ 时 fMAX 典型值 = 60MHz
扇出（在温度范围内）标准输出：10 个 LSTTL 负载总线驱动器输出：15 个 LSTTL 负载
标准输出：10 个 LSTTL 负载
总线驱动器输出：15 个 LSTTL 负载
宽工作温度范围：–55℃ 至 125℃
平衡的传播延迟及转换时间
与 LSTTL 逻辑 IC 相比，功耗显著降低
HC 类型工作电压为 2 V 至 6V 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
工作电压为 2 V 至 6V
高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
HCT 类型工作电压为 4.5V 至 5.5V 直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值） CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA
工作电压为 4.5V 至 5.5V
直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA

数据手册	说明	数量	操作
CD74HC73M96	Dual J-K Flip-Flop with Reset Negative-Edge Trigger	13 Pages页,280K	查看
CD74HC73M96E4	Dual J-K Flip-Flop with Reset Negative-Edge Trigger	13 Pages页,280K	查看

IC 索引： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9