您好，欢迎来到知芯网
搜索
热门搜索：
发布采购

CD74HC109E

Texas Instruments 逻辑 - 触发器
  • 封装：16-DIP（0.300"，7.62mm）
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：管件
  • 参考价格：$0.2288-$0.7

更新日期：2024-04-01 00:04:00

CD74HC109E

Texas Instruments 逻辑 - 触发器

产品简介：具有设置和复位功能的高速 CMOS 逻辑双通道上升沿 J-K 触发器

查看详情
  • 封装：16-DIP（0.300"，7.62mm）
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：管件
  • 参考价格：$0.2288-$0.7

CD74HC109E 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

CD74HC109E 中文资料属性参数

  • 标准包装：25
  • 类别：集成电路 (IC)
  • 家庭：逻辑 - 触发器
  • 系列：74HC
  • 功能：设置（预设）和复位
  • 类型：JK 型
  • 输出类型：差分
  • 元件数：2
  • 每个元件的位元数：1
  • 频率 - 时钟：60MHz
  • 延迟时间 - 传输：14ns
  • 触发器类型：正边沿
  • 输出电流高，低：5.2mA，5.2mA
  • 电源电压：2 V ~ 6 V
  • 工作温度：-55°C ~ 125°C
  • 安装类型：通孔
  • 封装/外壳：16-DIP（0.300"，7.62mm）
  • 包装：管件
  • 其它名称：296-33019-5CD74HC109E-ND

产品特性

  • Asynchronous Set and Reset
  • Schmitt Trigger Clock Inputs
  • Typical fMAX = 54MHz at VCC = 5V, CL = 15pF, A = 25°C
  • Fanout (Over Temperature Range) Standard Outputs . . . . . . . . . . . . . . . 10 LSTTL Loads Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads
  • Standard Outputs . . . . . . . . . . . . . . . 10 LSTTL Loads
  • Bus Driver Outputs . . . . . . . . . . . . . 15 LSTTL Loads
  • Wide Operating Temperature Range . . . -55°C to 125°C
  • Balanced Propagation Delay and Transition Times
  • Significant Power Reduction Compared to LSTTL Logic ICs
  • HC Types 2V to 6V Operation High Noise Immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5V
  • 2V to 6V Operation
  • High Noise Immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5V
  • HCT Types 4.5V to 5.5V Operation Direct LSTTL Input Logic Compatibility, VIL = 0.8V (Max), VIH = 2V (Min) CMOS Input Compatibility, Il 1µA at VOL, VOH
  • 4.5V to 5.5V Operation
  • Direct LSTTL Input Logic Compatibility, VIL = 0.8V (Max), VIH = 2V (Min)
  • CMOS Input Compatibility, Il 1µA at VOL, VOH

产品概述

The ’HC109 and ’HCT109 are dual J-K\ flip-flops with set and reset. The flip-flop changes state with the positive transition of Clock (1CP and 2CP).The flip-flop is set and reset by active-low S\ and R\, respectively. A low on both the set and reset inputs simultaneously will force both Q and Q\ outputs high. However, both set and reset going high simultaneously results in an unpredictable output condition.
查看全部

CD74HC109E 数据手册

数据手册 说明 数量 操作
CD74HC109E

High Speed CMOS Logic Dual Positive-Edge-Triggered J-K Flip-Flops with Set and Reset 16-PDIP -55 to 125

15页,454K 查看
CD74HC109E

IC JK TYPE POS TRG DUAL 16DIP

 17页,462K 查看

CD74HC109E 相关产品

IC 索引： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9