您好，欢迎来到知芯网
搜索
热门搜索：
发布采购

SN74AUP1G14DSFR

Texas Instruments 逻辑 - 栅极和逆变器
  • 封装：6-XFDFN
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：Digi-Reel®
  • 参考价格：$0.1105-$0.44

更新日期：2024-04-01 00:04:00

SN74AUP1G14DSFR

Texas Instruments 逻辑 - 栅极和逆变器

产品简介：具有施密特触发输入的单路 0.8V 至 3.6V 低功耗反相器

查看详情
  • 封装：6-XFDFN
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：Digi-Reel®
  • 参考价格：$0.1105-$0.44

SN74AUP1G14DSFR 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

SN74AUP1G14DSFR 中文资料属性参数

  • 标准包装：1
  • 类别：集成电路 (IC)
  • 家庭：逻辑 - 栅极和逆变器
  • 系列：74AUP
  • 逻辑类型：逆变器，缓冲器
  • 电路数：1
  • 输入数：1
  • 特点：施密特触发器
  • 电源电压：0.8 V ~ 3.6 V
  • 电流 - 静态（最大值）：0.5µA
  • 输出电流高，低：4mA，4mA
  • 逻辑电平 - 低：0.1 V ~ 0.88 V
  • 逻辑电平 - 高：0.6 V ~ 2.29 V
  • 额定电压和最大 CL 时的最大传播延迟：6.2ns @ 3V ~ 3.6V，30pF
  • 工作温度：-40°C ~ 85°C
  • 安装类型：表面贴装
  • 供应商设备封装：6-SON（1x1）
  • 封装/外壳：6-XFDFN
  • 包装：®
  • 其它名称：296-27309-6

产品特性

  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Performance Tested Per JESD 222000-V Human-Body Model (A114-B, Class II)1000-V Charged-Device Model (C101)
  • 2000-V Human-Body Model (A114-B, Class II)
  • 1000-V Charged-Device Model (C101)
  • Low Static-Power Consumption (ICC = 0.9 µA Maximum)
  • Low Dynamic-Power Consumption (Cpd = 4.4 pF Typical at 3.3 V)
  • Low Input Capacitance (CI = 1.5 pF Typical)
  • Low Noise – Overshoot and Undershoot <10% of VCC
  • Ioff Supports Partial-Power-Down Mode Operation
  • Includes Schmitt-Trigger Inputs
  • Wide Operating VCC Range of 0.8 V to 3.6 V
  • Optimized for 3.3-V Operation
  • 3.6-V I/O Tolerant to Support Mixed-Mode Signal Operation
  • tpd = 4.9 ns Maximum at 3.3 V

产品概述

The AUP family is TI’s premier solution to the industry’s low power needs in battery-powered portable applications. This family assures a very low static and dynamic power consumption across the entire VCC range of 0.8 V to 3.6 V, resulting in an increased battery life. This product also maintains excellent signal integrity (see AUP – The Lowest-Power Family and Excellent Signal Integrity).This device functions as an independent gate with Schmitt-trigger inputs, which allows for slow input transition and better switching-noise immunity at the input. This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs when the device is powered down. This inhibits current backflow into the device which prevents damage to the device.
查看全部

SN74AUP1G14DSFR 电路图

SN74AUP1G14DSFR 电路图

SN74AUP1G14DSFR 电路图

SN74AUP1G14DSFR 相关产品

IC 索引： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9