LMK04228NKDR

Texas Instruments 时钟发生器，PLL，频率合成器

更新日期：2024-04-01 00:04:00

LMK04228NKDR

Texas Instruments 时钟发生器，PLL，频率合成器

产品简介：具有双环 PLL 的超低噪声时钟抖动消除器

查看详情

LMK04228NKDR 供应商

公司
型号
品牌
封装/批号
数量
地区
日期
说明
询价

上海三崧电子有限公司
LMK04228NKDR
TI
原厂原装
22+
3288
上海市
-
一级代理原装

深圳市讯运电子有限公司
LMK04228NKDR
TI(德州仪器)
WQFN-64(9x9)
2022+
12000
上海市
-
原装可开发票

LMK04228NKDR 中文资料属性参数

现有数量：0现货10,000Factory查看交期
价格：2,000 : ￥55.09283卷带（TR）
系列：-
包装：卷带（TR）剪切带（CT）Digi-Reel? 得捷定制卷带
产品状态：在售
类型：抖动消除器
PLL：是
输入：LVCMOS，LVDS，LVPECL
输出：LVCMOS，LVDS，LVPECL
电路数：1
比率 - 输入:输出：3：15
差分 - 输入:输出：是/是
频率 - 最大值：3.08GHz
分频器/倍频器：是/无
电压 - 供电：3.15V ~ 3.45V
工作温度：-40°C ~ 85°C（TA）
安装类型：表面贴装型
封装/外壳：64-WFQFN 裸露焊盘
供应商器件封装：64-WQFN（9x9）

产品特性

JEDEC JESD204B 支持
超低 RMS 抖动156fs RMS 抖动（12kHz 至 20MHz）245fs RMS 抖动（100Hz 至 20MHz）245.76MHz 时具有 –162.5dBc/Hz 本底噪声
156fs RMS 抖动（12kHz 至 20MHz）
245fs RMS 抖动（100Hz 至 20MHz）
245.76MHz 时具有 –162.5dBc/Hz 本底噪声
PLL2 提供多达 14 个差动器件时钟多达 7 个 SYSREF 时钟最高时钟输出频率：1.25GHzPLL2 提供 LVPECL、LVDS 可编程输出
多达 7 个 SYSREF 时钟
最高时钟输出频率：1.25GHz
PLL2 提供 LVPECL、LVDS 可编程输出
PLL1 提供缓冲的 VCXO 或晶体输出LVPECL、LVDS、2xLVCMOS 可编程输出
LVPECL、LVDS、2xLVCMOS 可编程输出
双环路 PLLatinum™锁相环 (PLL) 架构
PLL1多达 3 个冗余输入时钟自动和手动切换模式无中断切换和 LOS集成低噪声晶体振荡器电路输入时钟丢失时采用保持模式
多达 3 个冗余输入时钟自动和手动切换模式无中断切换和 LOS
自动和手动切换模式
无中断切换和 LOS
集成低噪声晶体振荡器电路
输入时钟丢失时采用保持模式
PLL2 标准 [1Hz] PLL 本底噪声为 -224dBc/Hz相位检测器频率高达 155MHzOSCin 倍频器两个集成低噪声 VCO
标准 [1Hz] PLL 本底噪声为 -224dBc/Hz
相位检测器频率高达 155MHz
OSCin 倍频器
两个集成低噪声 VCO
50% 占空比输出分配，1 至 32（偶数和奇数）
精密数字延迟
25ps 步长模拟延迟
多模式：双 PLL 或单 PLL
工业温度范围：–40°C 至 85°C
3.15V 至 3.45V 工作电压
封装：64 引脚 WQFN (9.0 × 9.0 × 0.8mm)

产品概述

LMK04228 器件是支持 JEDEC JESD204B 且在业界具有高性能的时钟调节器。PLL2 可以配置 14 个时钟输出以驱动 7 个 JESD204B 转换器或其他逻辑器件（使用器件和 SYSREF 时钟）。SYSREF 可以通过直流和交流耦合提供。不只是 JESD204B 应用，14 个输出中的每一个输出都可以单独配置为用于传统时钟系统的高性能输出。LMK04228 既具有出色的性能，又具有多种特性，如功率和性能均衡调节、双 VCO、保持模式和可根据输出调节的模拟和数字延迟，是提供灵活的高性能时钟树的理想器件。

查看全部

LMK04228NKDR 电路图

IC 索引： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9

LMK04228NKDR

LMK04228NKDR

LMK04228NKDR 供应商

LMK04228NKDR 中文资料属性参数

产品特性

产品概述

LMK04228NKDR 电路图

LMK04228NKDR 相关产品