您好,欢迎来到知芯网

更新日期:2024-04-01 00:04:00

产品简介:低偏移、1 至 5、差动至 3.3V LVPECL 扇出缓冲器

查看详情

LMK00725PW 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

LMK00725PW 中文资料属性参数

  • 现有数量:231现货10,001Factory
  • 价格:1 : ¥73.46000管件
  • 系列:-
  • 包装:管件
  • 产品状态:在售
  • 类型:扇出缓冲器(分配),多路复用器
  • 电路数:1
  • 比率 - 输入:输出:2:5
  • 差分 - 输入:输出:是/是
  • 输入:HCSL,LVDS,LVHSTL,LVPECL,SSTL
  • 输出:LVPECL
  • 频率 - 最大值:650 MHz
  • 电压 - 供电:3.135V ~ 3.465V
  • 工作温度:-40°C ~ 85°C
  • 安装类型:表面贴装型
  • 封装/外壳:20-TSSOP(0.173",4.40mm 宽)
  • 供应商器件封装:20-TSSOP

产品特性

  • 5 个 3.3V 差分 LVPECL 输出 附加抖动:312.5MHz 时为 43fs RMS(典型值) 噪声基底(≥ 1MHz 偏移):312.5MHz 时为 -158dBc/Hz(典型值) 输出频率:650MHz(最大值) 输出偏移:35ps(最大值) 部件间偏移:100ps(最大值) 传播延迟:0.37ns(最大值)
  • 附加抖动:312.5MHz 时为 43fs RMS(典型值)
  • 噪声基底(≥ 1MHz 偏移):312.5MHz 时为 -158dBc/Hz(典型值)
  • 输出频率:650MHz(最大值)
  • 输出偏移:35ps(最大值)
  • 部件间偏移:100ps(最大值)
  • 传播延迟:0.37ns(最大值)
  • 两个差分输入对(可由引脚选择)CLKx,nCLK 输入对接受 LVPECL,低压差分信号 (LVDS),主机时钟信号电平 (HCSL),短截线串联端接逻辑 (SSTL),低压高速收发器逻辑 (LVHSTL) 或单端信号
  • CLKx,nCLK 输入对接受 LVPECL,低压差分信号 (LVDS),主机时钟信号电平 (HCSL),短截线串联端接逻辑 (SSTL),低压高速收发器逻辑 (LVHSTL) 或单端信号
  • 同步时钟启用
  • 电源:3.3V ± 5%
  • 封装:20 引线薄型小尺寸封装 (TSSOP)
  • 工业温度范围:-40ºC 至 85ºC
  • 与 ICS85304-01 引脚兼容,具有更低附加抖动和更宽温度范围
  • 无线和有线基础设施
  • 网络和数据通信
  • 服务器和计算
  • 医疗成像
  • 便携式测试和测量
  • 高端 A/V

产品概述

LMK00725 是一款低偏移、高性能时钟扇出缓冲器,此缓冲器能够从可接受差分或单端输入的两个输入中的一个分发多达 5 个 3.3V LVPECL 输出。 时钟使能输入在内部同步,以便在时钟使能引脚被置为有效或置为无效时消除输出上的欠幅脉冲或毛刺脉冲。 低附加抖动和相位噪底,以及可靠输出和部件间偏移特性使得 LMK00725 成为对高性能和可重复性有严格要求的应用的理想选择。

LMK00725PW 电路图

LMK00725PW 电路图

LMK00725PW 电路图

IC 索引: A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9