您好,欢迎来到知芯网

更新日期:2024-04-01

LMK00308SQ/NOPB

时钟缓冲器,驱动器

产品简介:具有 8 个可配置输出的 3.1GHz 差动时钟缓冲器/电平转换器

查看详情

LMK00308SQ/NOPB 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

LMK00308SQ/NOPB 中文资料属性参数

  • 现有数量:2,771现货2,000Factory
  • 价格:1 : ¥89.75000剪切带(CT)1,000 : ¥56.57151卷带(TR)
  • 系列:-
  • 包装:卷带(TR)剪切带(CT)? 得捷定制卷带
  • 产品状态:在售
  • 类型:扇出缓冲器(分配),多路复用器,变换器
  • 电路数:1
  • 比率 - 输入:输出:3:9
  • 差分 - 输入:输出:是/是
  • 输入:CML,HCSL,HSTL,LVDS,LVPECL,SSTL,晶体
  • 输出:HCSL,LVCMOS,LVDS,LVPECL
  • 频率 - 最大值:3.1 GHz
  • 电压 - 供电:3.15V ~ 3.45V
  • 工作温度:-40°C ~ 85°C
  • 安装类型:表面贴装型
  • 封装/外壳:40-WFQFN 裸露焊盘
  • 供应商器件封装:40-WQFN(6x6)

产品特性

  • 3:1 输入多路复用器两个通用输入运行频率高达 3.1GHz,并且接受低电压正射极耦合逻辑 (LVPECL),低压差分信令 (LVDS),电流模式逻辑 (CML),短截线串联端接逻辑 (SSTL), 高速收发器逻辑 (HSTL),主机时钟信号电平 (HCSL) 或单端时钟 一个晶振输入可接受 10 至 40MHz 的晶振或单端使能时钟
  • 两个通用输入运行频率高达 3.1GHz,并且接受低电压正射极耦合逻辑 (LVPECL),低压差分信令 (LVDS),电流模式逻辑 (CML),短截线串联端接逻辑 (SSTL), 高速收发器逻辑 (HSTL),主机时钟信号电平 (HCSL) 或单端时钟
  • 一个晶振输入可接受 10 至 40MHz 的晶振或单端使能时钟
  • 每组具有 4 个差分输出的 2 个组LVPECL,LVDS,HCSL 或高阻抗 (Hi-Z)(每个组可选) LMK03806 时钟源为 156.25MHz 时,LVPECL 附加抖动: 20fs RMS (10kHz - 1MHz) 51fs RMS (12kHz - 20MHz)
  • LVPECL,LVDS,HCSL 或高阻抗 (Hi-Z)(每个组可选)
  • LMK03806 时钟源为 156.25MHz 时,LVPECL 附加抖动: 20fs RMS (10kHz - 1MHz) 51fs RMS (12kHz - 20MHz)
  • 20fs RMS (10kHz - 1MHz)
  • 51fs RMS (12kHz - 20MHz)
  • 高电源抑制比 (PSRR):156.25MHz 时为 -65/-76dBc (LVPECL/LVDS)
  • 具有同步使能驶入的 LVCMOS 输出
  • 由引脚控制的配置
  • VCC内核电源:3.3V ± 5%
  • 3 个独立的 VCCO输出电源:3.3V/2.5V ± 5%
  • 工业温度范围:-40°C 至 +85°C
  • 40 接线超薄型四方扁平无引线 (WQFN) 封装 (6mm x 6mm)

产品概述

LMK00308 是一款 3GHz,8 路输出差动扇出缓冲器,此缓冲区用于高频、低抖动时钟/数据分配和电平转换。 可从两个通用输入或一个晶振输入中选择输入时钟。 所选择的的输入时钟被分配到 4 个差分输出和 1 个 LVCMOS 输出的 2 个组。 两个差分输出组可被独立配置为 LVPECL,LVDS 或 HCSL 驱动器,或者被禁用。 LVCMOS 输出具有用于在启用或禁用时实现无短脉冲运行的同步使能输入。 LMK00308 由一个 3.3V 内核电源和 3 个独立的 3.3V/2.5V 输出电源供电运行。LMK00308 提供高性能、多用途和电源效率,这使得它成为在增加系统中的时序余裕的同时替代固定输出缓冲器器件的理想选择。

LMK00308SQ/NOPB 电路图

LMK00308SQ/NOPB 电路图

LMK00308SQ/NOPB 电路图

IC 索引: A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9