您好,欢迎来到知芯网

更新日期:2024-04-01

产品简介:DaVinci 数字媒体处理器

查看详情

DM383AAAR11 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

DM383AAAR11 中文资料属性参数

  • 现有数量:0现货查看交期
  • 价格:90 : ¥314.52989托盘
  • 系列:DM38x DaVinci? Video SOC
  • 包装:托盘
  • 产品状态:在售
  • 类型:数字媒体片内系统(DMSoC)
  • 接口:CAN,I2C,McASP,MMC/SD/SDIO,SATA,SPI,UART,USB
  • 时钟速率:970MHz
  • 非易失性存储器:ROM(48kB)
  • 片载 RAM:640kB
  • 电压 - I/O:1.35V,1.5V,1.8V,3.3V
  • 电压 - 内核:1.1V,1.2V,1.35V
  • 工作温度:0°C ~ 95°C(TJ)
  • 安装类型:表面贴装型
  • 封装/外壳:609-LFBGA,FCBGA
  • 供应商器件封装:609-FCBGA(16x16)

产品特性

  • 高性能 DaVinci 数字媒体处理器 高达 1000MHz ARM® Cortex™-A8 精简指令集计算机 (RISC) 处理器 高达 2000 ARM Cortex-A8 每秒处理百万条指令 (MIPS)
  • 高达 1000MHz ARM® Cortex™-A8 精简指令集计算机 (RISC) 处理器
  • 高达 2000 ARM Cortex-A8 每秒处理百万条指令 (MIPS)
  • ARM Cortex-A8 内核 ARMv7 架构 顺序、双发射、超标量体系结构处理器内核 NEON™ 多媒体架构 支持整数和浮点 Jazelle® RCT 执行环境
  • ARMv7 架构 顺序、双发射、超标量体系结构处理器内核 NEON™ 多媒体架构 支持整数和浮点 Jazelle® RCT 执行环境
  • 顺序、双发射、超标量体系结构处理器内核
  • NEON™ 多媒体架构
  • 支持整数和浮点
  • Jazelle® RCT 执行环境
  • ARM Cortex-A8 内存架构 32KB 指令和数据高速缓存 具有纠错码 (ECC) 的 256KB L2 高速缓存 64KB RAM,48KB 引导 ROM
  • 32KB 指令和数据高速缓存
  • 具有纠错码 (ECC) 的 256KB L2 高速缓存
  • 64KB RAM,48KB 引导 ROM
  • 256KB 片载存储器控制器 (OCMC) RAM
  • 成像子系统 (ISS) 摄像机传感器连接 用于原始数据(最高 16 位)和 BT.656/BT.1120(8 或 16 位)的并行连接 CSI2 串行连接 用于处理来自摄像机传感器的图像和视频数据的图像传感器接口 (ISIF) 用于处理摄像机传感器,ISIF,IPIPE 和 DRAM 之间图像和视频数据连接的图像管道接口 (IPIPEIF) 用于实时图像和视频处理的图像管道 (IPIPE) 调整器 将图像和视频的尺寸从 1/16x 调整为 8x 同时生成两个差分大小调整输出 用于为 3A(AE,AWB 和 AF)控制生成密钥统计的硬件 3A 引擎 (H3A)
  • 摄像机传感器连接 用于原始数据(最高 16 位)和 BT.656/BT.1120(8 或 16 位)的并行连接 CSI2 串行连接
  • 用于原始数据(最高 16 位)和 BT.656/BT.1120(8 或 16 位)的并行连接
  • CSI2 串行连接
  • 用于处理来自摄像机传感器的图像和视频数据的图像传感器接口 (ISIF)
  • 用于处理摄像机传感器,ISIF,IPIPE 和 DRAM 之间图像和视频数据连接的图像管道接口 (IPIPEIF)
  • 用于实时图像和视频处理的图像管道 (IPIPE)
  • 调整器 将图像和视频的尺寸从 1/16x 调整为 8x 同时生成两个差分大小调整输出 用于为 3A(AE,AWB 和 AF)控制生成密钥统计的硬件 3A 引擎 (H3A)
  • 将图像和视频的尺寸从 1/16x 调整为 8x
  • 同时生成两个差分大小调整输出
  • 用于为 3A(AE,AWB 和 AF)控制生成密钥统计的硬件 3A 引擎 (H3A)
  • 面部接侧 (FD) 引擎 硬件面部检测可每帧检测多达 35 张面孔
  • 硬件面部检测可每帧检测多达 35 张面孔
  • 可编程高清视频图像协处理器 (HDVICP v2) 引擎 编码、解码、转码操作 H.264 BP/MP/HP,MPEG-2,VC-1,MPEG-4 SP/ASP,JPEG/MJPEG
  • 编码、解码、转码操作
  • H.264 BP/MP/HP,MPEG-2,VC-1,MPEG-4 SP/ASP,JPEG/MJPEG
  • 媒体控制器 控制 HDVPSS,HDVICP2 和 ISS
  • 控制 HDVPSS,HDVICP2 和 ISS
  • 字节序 ARM 指令和数据 - 小端序
  • ARM 指令和数据 - 小端序
  • 高清 (HD) 视频处理子系统 (HDVPSS) 两个 165MHz HD 音频捕捉输入 一个 8,16 或 24 位输入,可分成双 8 位标清 (SD) 捕捉端口 一个 8,16 或 24 位 HD 输入和 8 位 SD 输入捕捉端口 两个 165MHz HD 视频显示输出 一个 16,24 或 30 位和一个 16 或 24 位输出 分量 HD 模拟输出 复合模拟输出 具有集成物理层 (PHY) 的数字高清多媒体接口 (HDMI) 1.3 发送器 诸如扫描,格式和速率转换的高级视频处理功能 三个图层和复合器
  • 两个 165MHz HD 音频捕捉输入 一个 8,16 或 24 位输入,可分成双 8 位标清 (SD) 捕捉端口 一个 8,16 或 24 位 HD 输入和 8 位 SD 输入捕捉端口
  • 一个 8,16 或 24 位输入,可分成双 8 位标清 (SD) 捕捉端口
  • 一个 8,16 或 24 位 HD 输入和 8 位 SD 输入捕捉端口
  • 两个 165MHz HD 视频显示输出 一个 16,24 或 30 位和一个 16 或 24 位输出
  • 一个 16,24 或 30 位和一个 16 或 24 位输出
  • 分量 HD 模拟输出
  • 复合模拟输出
  • 具有集成物理层 (PHY) 的数字高清多媒体接口 (HDMI) 1.3 发送器
  • 诸如扫描,格式和速率转换的高级视频处理功能
  • 三个图层和复合器
  • 32 位 DDR2,DDR3 和 DDR3L SDRAM 接口 支持高达 400 MHz(对于 DDR2), 533 MHz(对于 DDR3)和 533MHz(对于 DDR3L) 多达 2 x 16 器件,2GB 的总地址空间 动态内存管理器 (DMM) 可编程多区域内存映射 实现了高效 2D 成组存取 支持 0°,90°,180°,或者 270°方向和镜像上的平铺目标
  • 支持高达 400 MHz(对于 DDR2), 533 MHz(对于 DDR3)和 533MHz(对于 DDR3L)
  • 多达 2 x 16 器件,2GB 的总地址空间
  • 动态内存管理器 (DMM) 可编程多区域内存映射 实现了高效 2D 成组存取 支持 0°,90°,180°,或者 270°方向和镜像上的平铺目标
  • 可编程多区域内存映射
  • 实现了高效 2D 成组存取
  • 支持 0°,90°,180°,或者 270°方向和镜像上的平铺目标
  • 通用存储器控制器 (GPMC) 8 位或 16 位复用地址和数据总线 在多达 8 个芯片选择间分配的 512M 字节总地址空间 到 NOR 闪存,NAND 闪存(BCH / 海明错误码检测),SRAM 和伪 SRAM 的无粘结接口 位于 GPMC 外部的错误定位器模块 (ELM) 提供针对 NAND 的高达 16 位或 512 字节的硬件 ECC 针对到现场可编程门阵列 (FPGA),复杂可编程逻辑器件 (CPLD),特定用途集成电路 (ASIC) 和更多其它接口的灵活异步协议控制
  • 8 位或 16 位复用地址和数据总线
  • 在多达 8 个芯片选择间分配的 512M 字节总地址空间
  • 到 NOR 闪存,NAND 闪存(BCH / 海明错误码检测),SRAM 和伪 SRAM 的无粘结接口
  • 位于 GPMC 外部的错误定位器模块 (ELM) 提供针对 NAND 的高达 16 位或 512 字节的硬件 ECC
  • 针对到现场可编程门阵列 (FPGA),复杂可编程逻辑器件 (CPLD),特定用途集成电路 (ASIC) 和更多其它接口的灵活异步协议控制
  • 增强直接存储器存取 (EDMA) 控制器 4 个传输控制器 64 个独立 DMA 通道 8 QDMA 通道
  • 4 个传输控制器
  • 64 个独立 DMA 通道
  • 8 QDMA 通道
  • 具有集成型 PHY 的双 USB 2.0 端口 USB2.0 高速和全速客户端 USB2.0 高速、全速和低速端口 支持端点 0-15
  • USB2.0 高速和全速客户端
  • USB2.0 高速、全速和低速端口
  • 支持端点 0-15
  • 8 个 32 位通用定时器 (Timer1-8)
  • 1 个系统看门狗定时器 (WDT0)
  • 3 个可配置的 UART/IrDA/CIR 模块 具有调制解调器 (Modem) 控制信号的 UART0 支持的速率高达 3.6864Mbps SIR,MIR,FIR (4.0 MBAUD),和 CIR
  • 具有调制解调器 (Modem) 控制信号的 UART0
  • 支持的速率高达 3.6864Mbps
  • SIR,MIR,FIR (4.0 MBAUD),和 CIR
  • 四个串行外设接口 (SPI)(高达 48MHz) 每个具有四个芯片选择
  • 每个具有四个芯片选择
  • 三个 MMC/SD/SDIO 串行接口(高达 48MHz) 支持高达 1,4 或 8 位模式
  • 支持高达 1,4 或 8 位模式
  • 双控制器局域网 (DCAN) 模块 CAN 版本 2 部分 A,B
  • CAN 版本 2 部分 A,B
  • 4 个集成电路间 (I2C BUS™) 端口
  • 2 个多通道音频串口 (McASP) 6 个串化器发送和接收端口 2 个串化器发送和接收端口 具有用于 S/PDIF 的动态互联网技术 (DIT) 功能(所有端口)
  • 6 个串化器发送和接收端口
  • 2 个串化器发送和接收端口
  • 具有用于 S/PDIF 的动态互联网技术 (DIT) 功能(所有端口)
  • 带有集成 PHY 的串行 ATA (SATA) 3.0Gbps 控制器 到一个硬盘的直接接口 来自多达 32 个入口的硬件辅助本机命令队列 (NCQ) 支持端口乘法器和基于命令的交换
  • 到一个硬盘的直接接口
  • 来自多达 32 个入口的硬件辅助本机命令队列 (NCQ)
  • 支持端口乘法器和基于命令的交换
  • 实时时钟 (RTC) 一次或者周期性中断生成
  • 一次或者周期性中断生成
  • 多达 125 个通用 I/O (GPIO) 引脚
  • 一个具有 128 个硬件信号量的自旋锁模块
  • 一个具有 12 个邮箱的邮箱模块
  • 片上 ARM ROM 引导加载程序 (RBL)
  • 电源、复位和时钟管理 SmartReflex™ 技术(2b 级) 多个独立内核电源域 多个独立内核电压域 每个电压域支持两个工作点(OPP120 和 OPP100) 针对子系统和外设的时钟启用和禁用控制
  • SmartReflex™ 技术(2b 级)
  • 多个独立内核电源域
  • 多个独立内核电压域
  • 每个电压域支持两个工作点(OPP120 和 OPP100)
  • 针对子系统和外设的时钟启用和禁用控制
  • 用于调试的 32KB Embedded Trace Buffer™ (ETB™) 和 5 引脚跟踪接口
  • 可兼容 IEEE-1149.1 (JTAG)
  • 采用 Via Channel 技术的 609 引脚无铅球状引脚栅格阵列 (BGA) 封装(后缀 AAR),0.8mm 有效焊球间距,以减少印刷电路板 (PCB) 成本(0.5mm 焊球间距)
  • 45nm CMOS 技术
  • 针对通用 I/O 的1.8V 和 3.3V 双电压缓冲器
  • 汽车黑匣子数字视频记录仪
  • 便携式数码记录仪
  • 具有视频功能的入侵报警控制面板
  • 具有视频功能的访问控制面板

产品概述

DM383 DaVinci 数字媒体处理器是高度集成、成本有效、低功耗、可编程平台,此平台利用 TI 的 DaVinci 处理器技术来满足汽车黑匣子数字视频记录仪、便携式数字视频记录仪,以及采用 SD 和 HD 分辨率的相似器件的处理需要。 此器件的可编程高清视频图像处理器支持 1080p60 的实时 H.264BP/MP/HP 视频编码或解码。 所包含的同类产品中最佳的 H.264 编码器在所有条件下提供针对最低可能比特率的高品质视频编码,从而将有用的存储空间降到最低。 此外,此器件还支持诸如 MJPEG,MPEG-2 和 MPEG-4 的其它视频编解码。 此器件支持一整套视频处理和后置处理功能,以确保最佳的视频质量。 器件的低功耗和高性能使其特别适合于便携式和汽车应用。凭借全集成化混合处理器解决方案所具有的最大灵活性,该器件使得原始设计制造商 (ODM) 和配件制造商 能够将拥有稳健耐用操作系统支持、丰富用户界面以及高处理性能的器件迅速投放市场。 另外,这款器件还将可编程视频及音频处理与高度集成的外设集组合在一起。此器件包括一个高清视频和成像协处理器 2 (HDVICP2),以减轻常见视频和成像算法中很多视频和成像处理任务。 可编程性由具有 NEON 扩展的 ARM Cortex-A8 RISC CPU 和高清视频和成像协处理器提供。 ARM 使得开发人员能够将控制功能从协处理器上编辑的 A/V 算法中分离开来,从而减少了系统软件的复杂程度。 具有 Neon 浮点扩展的 ARM Cortex-A8 32 位 RISC 处理器包括:32KB 指令高速缓存;32KB 数据高速缓存;256KB L2 高速缓存;48KB 引导 ROM;和 64KB RAM。丰富的外设集提供了控制外设以及与外部处理器进行通信的功能。 如需了解每个外设的详细信息,请参见本文档中的有关章节以及相关外设参考指南。 外设集包括:HD 视频处理子系统; 2 个具有集成 PHY 的 USB 端口; 2 个串化器 McASP 音频串口(居于 DIT 模式);3 个具有 IrDA 和 CIR 支持的 UART; 1 个 CSI2 串行连接; 3 个 MMC/SD/SDIO 串口;4 个 I2C 主控和受控接口; 1 个 并行摄像机接口 (CAM); 高达 125 个通用 I/O (GPIOs);8 个32 位通用定时器;系统看门狗定时器;DDR2/DDR3/DDR3L SDRAM 接口;灵活的 8 或 16 位异步存储器接口; 2 个控制器局域网 (DCAN) 模块; 具有集成 PHY 的串行 ATA (SATA) 3.0Gbps 控制器; 一个自旋锁;和邮箱。此外,TI 提供一整套针对 ARM 的开发工具,其中包括 C 语言编译器和一个实现源代码执行可视化的 Microsoft® Windows® 调试程序接口。

DM383AAAR11 电路图

DM383AAAR11 电路图

DM383AAAR11 电路图

IC 索引: A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9