您好，欢迎来到知芯网
搜索
热门搜索：
发布采购

CD74HC4520M96G4

Texas Instruments 逻辑 -计数器，除法器
  • 封装：16-SOIC（0.154"，3.90mm 宽）
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：带卷 (TR)
  • 参考价格：$0.217

更新日期：2024-04-01

CD74HC4520M96G4

Texas Instruments 逻辑 -计数器，除法器

产品简介：高速 CMOS 逻辑双路二进制加计数器

查看详情
  • 封装：16-SOIC（0.154"，3.90mm 宽）
  • RoHS：无铅 / 符合限制有害物质指令(RoHS)规范要求
  • 包装方式：带卷 (TR)
  • 参考价格：$0.217

CD74HC4520M96G4 供应商

  • 公司
  • 型号
  • 品牌
  • 封装/批号
  • 数量
  • 地区
  • 日期
  • 说明
  • 询价

CD74HC4520M96G4 中文资料属性参数

  • 标准包装：2,500
  • 类别：集成电路 (IC)
  • 家庭：逻辑 -计数器，除法器
  • 系列：74HC
  • 逻辑类型：二进制计数器
  • 方向：上
  • 元件数：2
  • 每个元件的位元数：4
  • 复位：异步
  • 计时：同步
  • 计数速率：35MHz
  • 触发器类型：正，负
  • 电源电压：2 V ~ 6 V
  • 工作温度：-55°C ~ 125°C
  • 安装类型：表面贴装
  • 封装/外壳：16-SOIC（0.154"，3.90mm 宽）
  • 供应商设备封装：16-SOIC N
  • 包装：带卷 (TR)

产品特性

  • Positive or Negative Edge Triggering
  • Synchronous Internal Carry Propagation
  • Fanout (Over Temperature Range) Standard Outputs...10 LSTTL Loads Bus Driver Outputs...15 LSTTL Loads
  • Standard Outputs...10 LSTTL Loads
  • Bus Driver Outputs...15 LSTTL Loads
  • Wide Operating Temperature Range... –55°C to 125°C
  • Balanced Propagation Delay and Transition Times
  • Significant Power Reduction Compared to LSTTL Logic ICs
  • HC Types 2V to 6V Operation High Noise Immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5V
  • 2V to 6V Operation
  • High Noise Immunity: NIL = 30%, NIH = 30% of VCC at VCC = 5V
  • HCT Types 4.5V to 5.5V Operation Direct LSTTL Input Logic Compatibility, VIL = 0.8V (Max), VIH = 2V (Min) CMOS Input Compatibility, Il 1µA at VOL, VOH
  • 4.5V to 5.5V Operation
  • Direct LSTTL Input Logic Compatibility, VIL = 0.8V (Max), VIH = 2V (Min)
  • CMOS Input Compatibility, Il 1µA at VOL, VOH

产品概述

The CD74HC4518 is a dual BCD up-counter. The ’HC4520 and CD74HCT4520 are dual binary up-counters. Each device consists of two independent internally synchronous 4-stage counters. The counter stages are D-type flip-flops having interchangeable CLOCK and ENABLE lines for incrementing on either the positive-going or the negative-going transition of CLOCK. The counters are cleared by high levels on the MASTER RESET lines. The counter can be cascaded in the ripple mode by connecting Q3 to the ENABLE input of the subsequent counter while the CLOCK input of the latter is held low.
查看全部

CD74HC4520M96G4 相关产品

IC 索引： A B C D E F G H I J K L M N O P Q R S T U V W X Y Z 0 1 2 3 4 5 6 7 8 9