搜索
发布采购
更新日期：2024-04-01 00:04:00
产品简介：Sitara 处理器；Arm Cortex-A9、支持 10 余种以太网协议、编码器协议
查看详情AMIC120BZDNA30 供应商
- 公司
- 型号
- 品牌
- 封装/批号
- 数量
- 地区
- 日期
- 说明
- 询价
-
TI
-
原厂原装
22+ -
3288
-
上海市
-
-
-
一级代理原装
-
TI(德州仪器)
-
NFBGA-491(17x17)
2022+ -
12000
-
上海市
-
-
-
原装可开发票
-
TI
-
原厂原装
2318+ -
9200
-
合肥
-
-
-
科大讯飞战略投资企业
AMIC120BZDNA30 中文资料属性参数
- 现有数量：0现货查看交期
- 价格：90 : ￥96.92878托盘
- 系列：Sitara?
- 包装：托盘
- 产品状态：在售
- 核心处理器：ARM? Cortex?-A9
- 内核数/总线宽度：1 核，32 位
- 速度：300MHz
- 协处理器/DSP：多媒体；NEON? SIMD
- RAM 控制器：DDR3，LPDDR2
- 图形加速：无
- 显示与接口控制器：LCD
- 以太网：-
- SATA：-
- USB：USB 2.0（2）
- 电压 - I/O：1.8V，3.3V
- 工作温度：-40°C ~ 105°C
- 安全特性：AES，SHA，RNG，DES，DES
- 安装类型：表面贴装型
- 封装/外壳：491-LFBGA
- 供应商器件封装：491-NFBGA（17x17）
产品特性
- 亮点 Sitara™ ARM® Cortex®-A9 32 位 RISC 处理器，处理速度高达 300 MHz NEON™单指令多数据流 (SIMD) 协处理器和矢量浮点 (VFPv3) 协处理器 32KB L1 指令缓存和数据缓存 256KB L2 缓存或 L3 RAM 32 位 LPDDR2、DDR3 和 DDR3L 支持 通用存储器支持（NAND、NOR、SRAM），支持高达 16 位的 ECC 实时时钟 (RTC) 多达两个带集成 PHY 的 USB 2.0 高速双角色（主机或设备）端口 10、100 和 1000 以太网交换机可支持最多两个端口（器件上只有 1 个输入端口具有引脚输出） 串行接口： 六个 UART、两个 McASP、五个 McSPI、三个 I2C 端口、一个 QSPI 和一个 HDQ 或 1-Wire 安全性 加密硬件加速器（AES、SHA、RNG、DES 和 3DES） 两个 12 位逐次逼近寄存器 (SAR) ADC多达三个 32 位增强型捕捉 (eCAP) 模块 多达三个增强型正交编码器脉冲 (eQEP) 模块 多达六个增强型高分辨率 PWM (eHRPWM) 模块
- Sitara™ ARM® Cortex®-A9 32 位 RISC 处理器，处理速度高达 300 MHz NEON™单指令多数据流 (SIMD) 协处理器和矢量浮点 (VFPv3) 协处理器 32KB L1 指令缓存和数据缓存 256KB L2 缓存或 L3 RAM
- NEON™单指令多数据流 (SIMD) 协处理器和矢量浮点 (VFPv3) 协处理器
- 32KB L1 指令缓存和数据缓存
- 256KB L2 缓存或 L3 RAM
- 32 位 LPDDR2、DDR3 和 DDR3L 支持
- 通用存储器支持（NAND、NOR、SRAM），支持高达 16 位的 ECC
- 实时时钟 (RTC)
- 多达两个带集成 PHY 的 USB 2.0 高速双角色（主机或设备）端口
- 10、100 和 1000 以太网交换机可支持最多两个端口（器件上只有 1 个输入端口具有引脚输出）
- 串行接口： 六个 UART、两个 McASP、五个 McSPI、三个 I2C 端口、一个 QSPI 和一个 HDQ 或 1-Wire
- 六个 UART、两个 McASP、五个 McSPI、三个 I2C 端口、一个 QSPI 和一个 HDQ 或 1-Wire
- 安全性 加密硬件加速器（AES、SHA、RNG、DES 和 3DES）
- 加密硬件加速器（AES、SHA、RNG、DES 和 3DES）
- 两个 12 位逐次逼近寄存器 (SAR) ADC
- 多达三个 32 位增强型捕捉 (eCAP) 模块
- 多达三个增强型正交编码器脉冲 (eQEP) 模块
- 多达六个增强型高分辨率 PWM (eHRPWM) 模块
- MPU 子系统 具有高达 300MHz 处理速度的 ARM Cortex-A9 32 位 RISC 微处理器 32KB L1 指令缓存和数据缓存 256KB L2 缓存(也可配置为 L3 RAM） 256KB 片上引导 ROM 64KB 片上 RAM 仿真和调试 JTAG 嵌入式跟踪缓冲器 中断控制器
- 具有高达 300MHz 处理速度的 ARM Cortex-A9 32 位 RISC 微处理器
- 32KB L1 指令缓存和数据缓存
- 256KB L2 缓存(也可配置为 L3 RAM）
- 256KB 片上引导 ROM
- 64KB 片上 RAM
- 仿真和调试 JTAG 嵌入式跟踪缓冲器
- JTAG
- 嵌入式跟踪缓冲器
- 中断控制器
- 片上存储器（共享 L3 RAM） 256KB 通用片上存储器控制器 (OCMC) 随机存取存储器 (RAM) 可访问所有主机 支持保持以实现快速唤醒 多达 512KB 内部 RAM 总量（256KB ARM 存储器配置为 L3 RAM + 256KB OCMC RAM）
- 256KB 通用片上存储器控制器 (OCMC) 随机存取存储器 (RAM)
- 可访问所有主机
- 支持保持以实现快速唤醒
- 多达 512KB 内部 RAM 总量（256KB ARM 存储器配置为 L3 RAM + 256KB OCMC RAM）
- 外部存储器接口 (EMIF) DDR 控制器： LPDDR2：266MHz·时钟（LPDDR2-533 数据速率） DDR3 和 DDR3L：400MHz 时钟（DDR-800 数据速率） 32 位数据总线 2GB 全部可寻址空间 支持一个 x32、两个 x16 或四个 x8 存储器器件配置
- DDR 控制器： LPDDR2：266MHz·时钟（LPDDR2-533 数据速率） DDR3 和 DDR3L：400MHz 时钟（DDR-800 数据速率） 32 位数据总线 2GB 全部可寻址空间 支持一个 x32、两个 x16 或四个 x8 存储器器件配置
- LPDDR2：266MHz·时钟（LPDDR2-533 数据速率）
- DDR3 和 DDR3L：400MHz 时钟（DDR-800 数据速率）
- 32 位数据总线
- 2GB 全部可寻址空间
- 支持一个 x32、两个 x16 或四个 x8 存储器器件配置
- 通用存储器控制器 (GPMC) 灵活的 8 位和 16 位异步存储器接口，具有多达七个片选（NAND、NOR、Muxed-NOR 和 SRAM） 使用 BCH 代码，支持 4 位、8 位或 16 位 ECC 使用海明码来支持 1 位 ECC
- 灵活的 8 位和 16 位异步存储器接口，具有多达七个片选（NAND、NOR、Muxed-NOR 和 SRAM）
- 使用 BCH 代码，支持 4 位、8 位或 16 位 ECC
- 使用海明码来支持 1 位 ECC
- 错误定位器模块 (ELM) 与 GPMC 配合使用，以找到来自伴随多项式的数据错误（在使用 BCH 算法时生成）的地址 根据 BCH 算法，支持 4 位、8 位和 16 位每 512 字节块错误定位
- 与 GPMC 配合使用，以找到来自伴随多项式的数据错误（在使用 BCH 算法时生成）的地址
- 根据 BCH 算法，支持 4 位、8 位和 16 位每 512 字节块错误定位
- 可编程实时单元子系统和工业通信子系统 (PRU-ICSS) 支持的协议如 EtherCAT®， PROFIBUS®, PROFINET®和 EtherNet/IP™、EnDat 2.2 等 两个可编程实时单元 (PRU) 子系统，每个子系统有两个 PRU 内核 每个内核都是一个能以 200MHz 运行的 32 位加载和存储 RISC 处理器具有单错检测（奇偶校验）功能的 12KB (PRU-ICSS1)、4KB (PRU-ICSS0) 指令 RAM具有单错检测（奇偶校验）功能的 8KB (PRU-ICSS1)、4KB (PRU-ICSS0) 数据 RAM具有 64 位累加器的单周期 32 位乘法器增强型 GPIO 模块对外部信号提供移入和移出支持以及并行锁断 具有单错检测（奇偶校验）功能的 12KB（仅限 PRU-ICSS1）共享 RAM三个 120 字节寄存器组，可被每个 PRU 访问用于处理系统输入事件的中断控制器模块 (INTC)用于将内部和外部主机连接到 PRU-ICSS 内部资源的本地互连总线 PRU-ICSS 内的外设 一个带有流控制引脚的通用异步收发器 (UART) 端口，支持高达 12Mbps 的数据速率一个 eCAP 模块2 个支持工业用以太网的 MII 以太网端口，例如EtherCAT1 个 MDIO 端口 两种 PRU-ICSS 子系统支持工业通信
- 支持的协议如 EtherCAT®， PROFIBUS®, PROFINET®和 EtherNet/IP™、EnDat 2.2 等
- 两个可编程实时单元 (PRU) 子系统，每个子系统有两个 PRU 内核 每个内核都是一个能以 200MHz 运行的 32 位加载和存储 RISC 处理器具有单错检测（奇偶校验）功能的 12KB (PRU-ICSS1)、4KB (PRU-ICSS0) 指令 RAM具有单错检测（奇偶校验）功能的 8KB (PRU-ICSS1)、4KB (PRU-ICSS0) 数据 RAM具有 64 位累加器的单周期 32 位乘法器增强型 GPIO 模块对外部信号提供移入和移出支持以及并行锁断
- 每个内核都是一个能以 200MHz 运行的 32 位加载和存储 RISC 处理器
- 具有单错检测（奇偶校验）功能的 12KB (PRU-ICSS1)、4KB (PRU-ICSS0) 指令 RAM
- 具有单错检测（奇偶校验）功能的 8KB (PRU-ICSS1)、4KB (PRU-ICSS0) 数据 RAM
- 具有 64 位累加器的单周期 32 位乘法器
- 增强型 GPIO 模块对外部信号提供移入和移出支持以及并行锁断
- 具有单错检测（奇偶校验）功能的 12KB（仅限 PRU-ICSS1）共享 RAM
- 三个 120 字节寄存器组，可被每个 PRU 访问
- 用于处理系统输入事件的中断控制器模块 (INTC)
- 用于将内部和外部主机连接到 PRU-ICSS 内部资源的本地互连总线
- PRU-ICSS 内的外设 一个带有流控制引脚的通用异步收发器 (UART) 端口，支持高达 12Mbps 的数据速率一个 eCAP 模块2 个支持工业用以太网的 MII 以太网端口，例如EtherCAT1 个 MDIO 端口
- 一个带有流控制引脚的通用异步收发器 (UART) 端口，支持高达 12Mbps 的数据速率
- 一个 eCAP 模块
- 2 个支持工业用以太网的 MII 以太网端口，例如EtherCAT
- 1 个 MDIO 端口
- 两种 PRU-ICSS 子系统支持工业通信
- 电源、复位和时钟管理 (PRCM) 模块 控制深度休眠模式的进入和退出 负责休眠排序、电源域关闭排序、唤醒排序和电源域打开排序 时钟 集成高频率振荡器，用于为各种系统和外设时钟生成参考时钟（19.2、24、25 和 26MHz） 支持子系统和外设的单独时钟使能和禁用控制，帮助降低功耗 五个用于生成系统时钟（MPU 子系统、DDR 接口、USB 和外设 [MMC 和 SD、UART、SPI、I2C]、L3、L4 和以太网）的 ADPLL 电源 两个不可切换电源域（RTC 和唤醒逻辑 [WAKE-UP]）两个可切换电源域（MPU 子系统、外设和基础设施 [PER]） 动态电压频率缩放 (DVFS)
- 控制深度休眠模式的进入和退出
- 负责休眠排序、电源域关闭排序、唤醒排序和电源域打开排序
- 时钟 集成高频率振荡器，用于为各种系统和外设时钟生成参考时钟（19.2、24、25 和 26MHz） 支持子系统和外设的单独时钟使能和禁用控制，帮助降低功耗 五个用于生成系统时钟（MPU 子系统、DDR 接口、USB 和外设 [MMC 和 SD、UART、SPI、I2C]、L3、L4 和以太网）的 ADPLL
- 集成高频率振荡器，用于为各种系统和外设时钟生成参考时钟（19.2、24、25 和 26MHz）
- 支持子系统和外设的单独时钟使能和禁用控制，帮助降低功耗
- 五个用于生成系统时钟（MPU 子系统、DDR 接口、USB 和外设 [MMC 和 SD、UART、SPI、I2C]、L3、L4 和以太网）的 ADPLL
- 电源 两个不可切换电源域（RTC 和唤醒逻辑 [WAKE-UP]）两个可切换电源域（MPU 子系统、外设和基础设施 [PER]） 动态电压频率缩放 (DVFS)
- 两个不可切换电源域（RTC 和唤醒逻辑 [WAKE-UP]）
- 两个可切换电源域（MPU 子系统、外设和基础设施 [PER]）
- 动态电压频率缩放 (DVFS)
- 实时时钟 (RTC) 实时日期（年、月、日和星期几）和时间（小时、分钟和秒）信息 内部 32.768kHz 振荡器、RTC 逻辑和 1.1V 内部 LDO 独立上电复位 (RTC_PWRONRSTn) 输入 外部唤醒事件专用输入引脚 (RTC_WAKEUP) 可编程警报可生成用于唤醒的 PRCM 内部中断或用于事件通知的 Cortex-A9 内部中断 可编程警报可与外部输出 (RTC_PMIC_EN) 配合使用，以启用电源管理 IC，从而恢复非 RTC 电源域
- 实时日期（年、月、日和星期几）和时间（小时、分钟和秒）信息
- 内部 32.768kHz 振荡器、RTC 逻辑和 1.1V 内部 LDO
- 独立上电复位 (RTC_PWRONRSTn) 输入
- 外部唤醒事件专用输入引脚 (RTC_WAKEUP)
- 可编程警报可生成用于唤醒的 PRCM 内部中断或用于事件通知的 Cortex-A9 内部中断
- 可编程警报可与外部输出 (RTC_PMIC_EN) 配合使用，以启用电源管理 IC，从而恢复非 RTC 电源域
- 外设 多达两个带集成 PHY 的 USB 2.0 高速双角色（主机或设备）端口 多达两个工业千兆位以太网 MAC（10、100 和 1000Mbps） 集成开关 MAC 支持 MII、RMII、RGMII 和 MDIO 接口 以太网 MAC 和交换机可独立于其它功能运行 IEEE 1588v2 精密时间协议 (PTP) 多达两个 CAN 端口 支持 CAN 版本 2 部分 A 和 B 多达两个多通道音频串行端口 (McASP) 高达 50MHz 的发送和接收时钟 每个 McASP 端口具有多达四个串行数据引脚并具有独立的 TX 和 RX 时钟 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式 支持数字音频接口传输（SPDIF、IEC60958-1 和 AES-3 格式） 用于发送和接收的 FIFO 缓冲器（256 字节） 最多 6 个 UART 所有 UART 支持 IrDA 和 CIR 模式 所有 UART 支持 RTS 和 CTS 流量控制 UART1 支持完整的调制解调器控制 多达五个主 McSPI 和从 McSPI McSPI0–McSPI2 支持多达四个片选McSPI3 和 McSPI4 支持多达两个片选 高达 48MHz 一个四通道 SPI 支持串行 NOR FLASH 就地执行 (XIP) 一个 Dallas 单线®和 HDQ 串行接口 多达三个 MMC、SD 和 SDIO 端口 1 位、4 位和 8 位 MMC、SD 和 SDIO 模式 所有端口均为 1.8V 或 3.3V 操作 高达 48MHz 的时钟 支持卡检测和写保护 符合 MMC4.3 以及 SD 和 SDIO 2.0 规范 多达三个 I2C 主从接口 标准模式（高达 100kHz） 快速模式（高达 400kHz） 多达六组通用 I/O (GPIO) 每组 32 个 GPIO（与其他功能引脚进行多路复用） GPIO 可用作中断输入（每组多达两个中断输入） 多达 3 个外部 DMA 事件输入，此输入也可被用作中断输入 十二个 32 位通用定时器 DMTIMER1 是用于操作系统 (OS) 节拍的 1ms 定时器 DMTIMER4–DMTIMER7 为引脚输出 一个公共看门狗定时器 一个自由运行的 32kHz 高分辨率计数器 (synctimer32K) 两个 12 位 SAR ADC（ADC0、ADC1） 每秒 867K 次采样 可从 8:1 模拟开关复用的八个模拟输入中任意选择输入 多达三个 32 位 eCAP 模块 可配置为三个捕捉输入或者三个备用 PWM 输出 多达六个增强型 eHRPWM 模块 具有时间和频率控制功能的 16 位专用时基计数器 可配置为 6 个单端，6 个双边对称，或者 3个双边不对称输出 多达三个 32 位 eQEP 模块
- 多达两个带集成 PHY 的 USB 2.0 高速双角色（主机或设备）端口
- 多达两个工业千兆位以太网 MAC（10、100 和 1000Mbps） 集成开关 MAC 支持 MII、RMII、RGMII 和 MDIO 接口 以太网 MAC 和交换机可独立于其它功能运行 IEEE 1588v2 精密时间协议 (PTP)
- 集成开关
- MAC 支持 MII、RMII、RGMII 和 MDIO 接口
- 以太网 MAC 和交换机可独立于其它功能运行
- IEEE 1588v2 精密时间协议 (PTP)
- 多达两个 CAN 端口 支持 CAN 版本 2 部分 A 和 B
- 支持 CAN 版本 2 部分 A 和 B
- 多达两个多通道音频串行端口 (McASP) 高达 50MHz 的发送和接收时钟 每个 McASP 端口具有多达四个串行数据引脚并具有独立的 TX 和 RX 时钟 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式 支持数字音频接口传输（SPDIF、IEC60958-1 和 AES-3 格式） 用于发送和接收的 FIFO 缓冲器（256 字节）
- 高达 50MHz 的发送和接收时钟
- 每个 McASP 端口具有多达四个串行数据引脚并具有独立的 TX 和 RX 时钟
- 支持时分多路复用 (TDM)、内部 IC 声音 (I2S) 和类似格式
- 支持数字音频接口传输（SPDIF、IEC60958-1 和 AES-3 格式）
- 用于发送和接收的 FIFO 缓冲器（256 字节）
- 最多 6 个 UART 所有 UART 支持 IrDA 和 CIR 模式 所有 UART 支持 RTS 和 CTS 流量控制 UART1 支持完整的调制解调器控制
- 所有 UART 支持 IrDA 和 CIR 模式
- 所有 UART 支持 RTS 和 CTS 流量控制
- UART1 支持完整的调制解调器控制
- 多达五个主 McSPI 和从 McSPI McSPI0–McSPI2 支持多达四个片选McSPI3 和 McSPI4 支持多达两个片选 高达 48MHz
- McSPI0–McSPI2 支持多达四个片选
- McSPI3 和 McSPI4 支持多达两个片选
- 高达 48MHz
- 一个四通道 SPI 支持串行 NOR FLASH 就地执行 (XIP)
- 支持串行 NOR FLASH 就地执行 (XIP)
- 一个 Dallas 单线®和 HDQ 串行接口
- 多达三个 MMC、SD 和 SDIO 端口 1 位、4 位和 8 位 MMC、SD 和 SDIO 模式 所有端口均为 1.8V 或 3.3V 操作 高达 48MHz 的时钟 支持卡检测和写保护 符合 MMC4.3 以及 SD 和 SDIO 2.0 规范
- 1 位、4 位和 8 位 MMC、SD 和 SDIO 模式
- 所有端口均为 1.8V 或 3.3V 操作
- 高达 48MHz 的时钟
- 支持卡检测和写保护
- 符合 MMC4.3 以及 SD 和 SDIO 2.0 规范
- 多达三个 I2C 主从接口 标准模式（高达 100kHz） 快速模式（高达 400kHz）
- 标准模式（高达 100kHz）
- 快速模式（高达 400kHz）
- 多达六组通用 I/O (GPIO) 每组 32 个 GPIO（与其他功能引脚进行多路复用） GPIO 可用作中断输入（每组多达两个中断输入）
- 每组 32 个 GPIO（与其他功能引脚进行多路复用）
- GPIO 可用作中断输入（每组多达两个中断输入）
- 多达 3 个外部 DMA 事件输入，此输入也可被用作中断输入
- 十二个 32 位通用定时器 DMTIMER1 是用于操作系统 (OS) 节拍的 1ms 定时器 DMTIMER4–DMTIMER7 为引脚输出
- DMTIMER1 是用于操作系统 (OS) 节拍的 1ms 定时器
- DMTIMER4–DMTIMER7 为引脚输出
- 一个公共看门狗定时器
- 一个自由运行的 32kHz 高分辨率计数器 (synctimer32K)
- 两个 12 位 SAR ADC（ADC0、ADC1） 每秒 867K 次采样 可从 8:1 模拟开关复用的八个模拟输入中任意选择输入
- 每秒 867K 次采样
- 可从 8:1 模拟开关复用的八个模拟输入中任意选择输入
- 多达三个 32 位 eCAP 模块 可配置为三个捕捉输入或者三个备用 PWM 输出
- 可配置为三个捕捉输入或者三个备用 PWM 输出
- 多达六个增强型 eHRPWM 模块 具有时间和频率控制功能的 16 位专用时基计数器 可配置为 6 个单端，6 个双边对称，或者 3个双边不对称输出
- 具有时间和频率控制功能的 16 位专用时基计数器
- 可配置为 6 个单端，6 个双边对称，或者 3个双边不对称输出
- 多达三个 32 位 eQEP 模块
- 器件标识 厂家可编程电子熔丝组 (FuseFarm) 生产 ID 器件部件号（唯一的 JTAG ID） 设备版本（可由主机 ARM 读取）
- 厂家可编程电子熔丝组 (FuseFarm) 生产 ID 器件部件号（唯一的 JTAG ID） 设备版本（可由主机 ARM 读取）
- 生产 ID
- 器件部件号（唯一的 JTAG ID）
- 设备版本（可由主机 ARM 读取）
- 调试接口支持 用于 ARM（Cortex-A9 和 PRCM）和 PRU-ICSS 调试的 JTAG 和 cJTAG支持实时跟踪引脚（对于 Cortex-A9） 64KB 嵌入式跟踪缓冲器 (ETB) 支持器件边界扫描 支持 IEEE1500
- 用于 ARM（Cortex-A9 和 PRCM）和 PRU-ICSS 调试的 JTAG 和 cJTAG
- 支持实时跟踪引脚（对于 Cortex-A9）
- 64KB 嵌入式跟踪缓冲器 (ETB)
- 支持器件边界扫描
- 支持 IEEE1500
- DMA 片上增强型 DMA 控制器 (EDMA) 搭载三个第三方传送控制器 (TPTC) 和一个第三方通道控制器 (TPCC)，支持多达 64 个可编程逻辑通道和 8 个 QDMA 通道 EDMA 用于： 向/从片上存储器传送 向/从外部存储器（EMIF、GPMC 和从外设）传送
- 片上增强型 DMA 控制器 (EDMA) 搭载三个第三方传送控制器 (TPTC) 和一个第三方通道控制器 (TPCC)，支持多达 64 个可编程逻辑通道和 8 个 QDMA 通道
- EDMA 用于： 向/从片上存储器传送 向/从外部存储器（EMIF、GPMC 和从外设）传送
- 向/从片上存储器传送
- 向/从外部存储器（EMIF、GPMC 和从外设）传送
- 处理器间通信 (IPC) 集成了基于硬件的 IPC 邮箱，以及用于 Cortex-A9、PRCM 和 PRU-ICSS 之间进程同步的 Spinlock
- 集成了基于硬件的 IPC 邮箱，以及用于 Cortex-A9、PRCM 和 PRU-ICSS 之间进程同步的 Spinlock
- 启动模式 通过锁存在 PWRONRSTn 复位输入引脚上升沿的启动配置引脚来选择启动模式
- 通过锁存在 PWRONRSTn 复位输入引脚上升沿的启动配置引脚来选择启动模式
- 封装 491 引脚 BGA 封装 (17 × 17mm)（后缀为 ZDN），0.65mm 焊球间距，采用过孔通道阵列技术实现低成本布线
- 491 引脚 BGA 封装 (17 × 17mm)（后缀为 ZDN），0.65mm 焊球间距，采用过孔通道阵列技术实现低成本布线
产品概述
TI AMIC120 高性能处理器基于 ARM Cortex-A9 内核。 这些处理器通过协处理器得到增强，该协处理器可进行确定性实时处理（包括 EtherCAT、PROFIBUS、EnDat 等工业通信协议）。该器件支持高级操作系统 (HLOS)。 基于 Linux 的®可从 TI 免费获取。其它 HLOS 可从 TI 的设计网络和生态系统合作伙伴处获取。这些器件支持对采用较低性能 ARM 内核的系统升级，并提供更新外设，包括 QSPI-NOR 和 LPDDR2 等存储器选项。这些处理器包含功能方框图中显示的子系统，并且后跟相应的 “说明”中添加了更多信息 说明。可编程实时单元子系统和工业通信子系统 (PRU-ICSS) 与 ARM 内核分离，允许单独操作和计时，以实现更高的效率和灵活性。PRU-ICSS 支持更多外设接口和 EtherCAT、PROFINET、EtherNet/IP、PROFIBUS、Ethernet Powerlink、Sercos、EnDat 等实时协议。PRU-ICSS 可并行支持 EnDat 和另一个工业通信协议。此外，凭借 PRU-ICSS 的可编程特性及其对引脚、事件和所有片上系统 (SoC) 资源的访问权限，该子系统可以灵活地实现快速实时响应、专用数据处理操作以及定制外设接口，并灵活地减轻 SoC 其他处理器内核的任务负载。 高性能互连为多个初启程序提供到内部和外部存储器控制器以及到片上外设的高带宽数据传送。该器件还提供全面的时钟管理机制。一个片上模数转换器 (ADC1) 可以与脉宽模块相结合，以创建闭环电机控制解决方案。实 RTC 提供独立电源域的时钟基准。该时钟基准实现了电池供电的时钟基准。每个 AMIC120 器件都具有加密加速功能。
AMIC120BZDNA30 电路图
AMIC120BZDNA30 电路图
AMIC120BZDNA30 相关产品
- 14305R-2000
- 3530ECUSAGRM
- 5CEBA2F23C8N
- 5CEBA2U15C6N
- 5CEBA2U15C8N
- 5CEBA2U15I7N
- 5CEBA2U19C8N
- 5CEBA4U15C7N
- 5CEBA4U15C8N
- 5CEBA4U19C7N
- 5CEBA5U19C8N
- 5CEBA7F31C8N
- 5CEBA9F23C7N
- 5CEBA9F23C8N
- 5CEBA9F31C7N
- 5CEFA2F23C6N
- 5CEFA4F23C7N
- 5CEFA4F23I7N
- 5CEFA4U19C6N
- 5CEFA4U19C8N
- 5CEFA5F23C6N
- 5CEFA5F23I7N
- 5CEFA5U19C7N
- 5CEFA7F23C6N
- 5CEFA7F23C7N
- 5CEFA7F27I7N
- 5CEFA7F31C7N
- 5CEFA7F31I7N
- 5CEFA7U19A7N
- 5CEFA9F23C7N